Z1:第壹台祖思机的架构与算法

本文是对杂谈《The Z1: Architecture and Algorithms of Konrad Zuse’s
First Computer》的汉语翻译,已征得原作者Raul
Rojas
的同意。感激Rojas教授的支撑与援救,多谢在美留学的知音——在波兰语方面包车型大巴指点。本身英文和规范程度有限,不妥之处还请批评指正。

This is a translation of “The Z1: Architecture and Algorithms of Konrad
Zuse’s First Computer” with the permission of its author Raul
Rojas
.
Many thanks for the kind support and help from Prof. Rojas. And thanks
to my friend Suo, who’s
currently in the US, for helping me with my English. The translation is
completed to the best of my knowledge and ability. Any comments or
suggestions would be greatly appreciated.


摘要

正文第3回给出了对Z1的归结介绍,它是由德国科学家Conrad·祖思(Konrad
Zuse
)1936~壹玖叁捌年里面在德国首都大兴土木的机械式总计机。文中对该电脑的严重性组织零件、高层架构,及其零件之间的数量交互进行了描述。Z1能用浮点数进行四则运算。从穿孔带读入指令。一段程序由一多种算术运算、内部存款和储蓄器读写、输入输出的通令构成。使用机械式内部存款和储蓄器存款和储蓄数据。其指令集没有完成规范分支。

尽管,Z1的架构与祖思在壹玖肆叁年贯彻的继电器计算机Z311分相似,它们中间照旧存在着明显的差异。Z1和Z3都通过一密密麻麻的微指令完成各样操作,但前者用的不是旋转式开关。Z1用的是数字增量器(digital
incrementer
)和一套状态位,它们得以转换到功能于指数和倒数单元以及内部存款和储蓄器块的微指令。总计机里的二进制零件有着立体的机械结构,微指令每一回要在11个层片(layer)中钦赐一个选择。在浮点数规格化方面,没有考虑倒数为零的尤其处理,直到Z3才弥补了那点。

文中的知识源自对祖思为Z1复制品(位于柏林(Berlin)德意志联邦共和国技术博物馆)所画的规划图、一些信件、台式机中草图的周全切磋。即便那台微型总计机从壹玖捌柒年展出现今(停止运输状态),始终没有关于其系统布局详细的、高层面包车型大巴演讲可寻。本文填补了这一空手。

1 康拉德·祖思与Z1

德意志科学家Conrad·祖思在19391938年期间建造了他的第一台计算机<sup>注1</sup>(19341934年时期做过局地小型机械线路的尝试)。在德意志,祖思被视为计算机之父,就算他在第贰遍世界大战时期建造的微处理器在毁于火灾过后才为人所知。祖思的科班是夏洛腾堡法学院(Technische
Hochschule
Charlottenburg
)(现今的柏林(Berlin)科技高校)的土木。他的首先份工作在亨舍尔公司(Henschel
Flugzeugwerke
),这家店铺正好从1931年开班建造军用飞机\[1\]。那位2五虚岁的小后生,负责实现生产飞机部件所需的一大串结构总计。而他在学生时代,就曾经起始考虑机械化总计的恐怕\[2\]。所以他在亨舍尔才干了多少个月就辞职,建造机械总计机去了,还开了和谐的店铺,事实相当于世界上首先家总括机集团。

注1:Conrad·祖思建造总结机的精确年表,来自于他从一九四九年二月起手记的小本子。本子里记载着,V1建造于1938~1938年间。

在1936~1942年以内,祖思根本停不下来,哪怕被四遍长时间地召去前线。每一遍都最终被召回柏林(Berlin),继续从事在亨舍尔和调谐公司的劳作。在那九年间,他修筑了现行反革命大家所知的6台总括机,分别是Z一 、Z② 、Z③ 、Z4,以及标准领域的S1和S2。后四台建筑于第叁遍世界大战开首过后。Z4是在世界大战截至前的多少个月里建好的。祖思一开首给它们的简称是V① 、V二 、V三 、V4(取自实验模型或然说原型(Versuchsmodell)的首字母)。战争甘休之后,他把V改成了Z,原因很醒目译者注。V1(也正是后来的Z1)是项迷人的黑科学和技术:它是台全机械的总计机,却没有用齿轮表示十进制(前个世纪的巴贝奇那样干,正在做霍尔瑞斯制表机的IBM也这么干),祖思要建的是一台全二进制总括机。机器基于的部件里用小杆或金属板的直线移动表示1,不移动表示0(大概相反,因部件而异)。祖思开发了时髦的教条逻辑门,并在他父母家的厅堂里做出第二台原型。他在自传里提到了发明Z1及后续计算机背后的典故\[2\]

翻译注:祖思把V改成Z,是为着幸免与韦纳·冯·Bloor恩(Wernher von
Braun)研制的运载火箭的型号名相混淆。

Z1身为机械,却竟也是台现代处理器:基于二进制,使用浮点型表示数据,并能进行四则运算。从穿孔带读入程序(即使并未原则分支),总计结果能够写入(16字大小的)内部存储器,也能够从内部存款和储蓄器读出。机器周期在4Hz左右。

Z1与一九四一年建成的Z3拾分相像,Z3的种类布局在《安娜ls of the History of
Computing》中已有描述\[3\]。不过,迄今仍没有对Z1高层架构细节上的阐发。最初那台原型机毁于壹玖肆贰年的一场空袭。只幸存了有个别机械部件的草图和相片。二十世纪80年间,康拉德·祖思在退休多年从此,在Siemens和其它一些德意志赞助商的增派之下,建造了一台完整的Z1复制品,今藏于柏林(Berlin)的技能博物馆(如图1所示)。有两名做工程的上学的小孩子帮着她成就:那几年间,在德意志联邦共和国欣Feld的笔者里,他备好一切图纸,精心绘制每一个(要从钢板上切割出来的)机械部件,并亲自监工。Z1复出品的率先套图纸在一九八三绘制。1990年十月,祖思画了张时间表,预期能在一九九零年九月到位机器的建筑。一九八九年,机器移交给德国首都博物馆的时候,做了很数十四回运维和算术运算的言传身教。然则,Z1复产品和前边的原型机一样,平素都不够可相信,无法在无人值班守护的情景下长日子运作。甚至在揭幕仪式上就挂了,祖思花了多少个月才修好。1995年祖思长逝以后,这台机械就再没有运维过。

图1:柏林(Berlin)Z1复成品一瞥(来自[Konrad Zuse Internet
Archive](http://zuse-z1.zib.de/))。用户可以在机器周围转动视角,可以缩放。此虚拟展示基于成千上万张紧密排布的照片。

固然大家有了柏林的Z1复制品,时局却第3次同大家开了笑话。除了绘制Z1复制品的图样,祖思并从未正经地把关于它从头至尾的事无巨细描述写出来(他本意想付出当地的大学来写)。这事情本是一对一须要的,因为拿复制品和一九四〇年的Z1照片相比,前者分明地「现代化」了。80年间高精密的机械仪器使祖思得以在建筑机器时,把钢板制成的层片排布得更其严密。新Z1很显明比它的前身要小得多。而且有没有在逻辑和教条主义上与前身一一对应也不佳说,祖思有只怕接收了Z3及任何后续机器的经验,对复制品做了改进。在19811989年间所画的那套机械图纸中,光加法单元就出现了至少6种不同的设计方案,散布于5柒个、最后乃至十三个机械层片之间注2。祖思没有留下详细的封皮记录,大家也就莫明其妙。更不好的是,祖思既然第①遍修建了Z1,却依然没有预留关于它综合性的逻辑描述。他就像那个老牌的钟表匠,只画出表的预制构件,不做过多阐释——一级的钟表匠确实也不要求过多的认证。他那五个学生只支持写了内部存款和储蓄器和穿孔带读取器的文档,已经是老天有眼\[4\]。柏林(Berlin)博物馆的参观众只好望着机器内部如拾草芥的部件惊讶。惊讶之余正是干净,就算专业的计算机地工学家,也难以设想那头机械怪物内部的办事机理。机器就在此刻,但很不幸,只是尸体。

注2:你能够在大家的网页「Konrad Zuse Internet
Archive
」上找到Z1复制品的具备图纸。

图2:Z1的教条层片。在右手可以望见八片内部存款和储蓄器层片,左边可以瞥见12片总括机层片。底下的一堆杆子,用来将时钟周期传递到机械的每一种角落。

为写那篇故事集,我们精研了Z1的图片和祖思记事本里零散的笔记,并在当场对机器做了大气的洞察。这么多年来,Z1复成品都并未运营,因为里面包车型大巴钢板被挤压了。大家查阅了跨越1100张仲景器部件的放大图纸,以及1陆仟页的记录簿内容(固然当中只有一小点有关Z1的音信)。作者只可以看到一段总括机一部分周转的短录像(于几近20年前录像)。开普敦的德国博物馆珍藏了祖思杂文里冒出的1079张图纸,德国首都的技巧博物馆则收藏了314张。幸运的是,一些图形里带有着Z1中部分微指令的定义和时序,以及一些祖思壹人1位手写出来的事例。这么些事例大概是祖思用以检验机器内部运算、发现bug的。那几个信息就好像罗塞塔石碑,有了它们,大家得以将Z1的微指令和图片联系起来,和大家丰盛通晓的继电器总结机Z3(有总体线路消息\[5\])联系起来。Z3基于与Z1一样的高层架构,但仍存在一些根本不一样。

正文由表及里:首先,精晓一下Z1的分块结构、机械部件的布局,以及祖思用到的有的机械门的事例。而后,进一步深远Z1的着力组件:时钟控制的指数和倒数加法单元、内部存款和储蓄器、算术运算的微连串器。介绍了机械零件之间怎么相互功用,「丹东治」式的钢板布局哪些组织测算。钻探了乘除法和输入输出的经过。最终简短计算了Z1的野史身份。

2 分块结构

Z1是一台时钟控制的机器。作为机械设备,其时钟被分割为五个子周期,以机械部件在多少个相互垂直的大方向上的移位来代表,如图3所示(左侧「Cycling
unit」)。祖思将二回活动称为2回「衔接(engagement)」。他陈设完结4Hz的时钟周期,但德国首都的复制品始终连1Hz(4衔接/秒)都超可是。以这速度,一遍乘法运算要耗时20秒左右。

图3:依据壹玖捌捌年的仿制品,所得的Z1(一九四〇~1939年)框图。原Z1的内部存款和储蓄器容积唯有16字,而不是64字。穿孔带由35分米电影胶卷制成。每一项指令以8比特位编码。

Z1的众多特点被新兴的Z3所使用。今后天的眼光来看,Z1(见图3)中最珍视的立异如有:

  • 基于完全的二进制架构完成内部存款和储蓄器和电脑。

  • 内部存款和储蓄器与电脑分离。在复制品中,机器大致1/2由内部存款和储蓄器和穿孔带读取器构成。另50%由电脑、I/O控制台和微控制单元构成。原Z1的内部存款和储蓄器容积是16字,复制品是64字。

  • 可编制程序:从穿孔带读入8比特长的命令(当中多少人表示操作码译者注、7位表示内部存款和储蓄器地址,恐怕以三位代表四则运算和I/O操作的操作码)。由此指令唯有8种:四则运算、内存读写、从十进制面板读入数据、将结果寄存器里的剧情体现到十进制展板。

翻译注:应是指内存读写的操作码。

  • 内部存款和储蓄器和处理器中的内部数据以浮点型表示。于是,处理器分为八个部分:一部分甩卖指数,另一局地处理尾数。位于二进制小数点前面包车型客车倒数占拾伍个比特。(规格化的浮点数)小数点左侧那位永远是1,不须要存。指数占6人,以2的补数形式表示(-64~+63)。用额外的二个比特来存款和储蓄浮点数的标记位。所以,存款和储蓄器中的字长为2二人(17位尾数、伍个人指数、一个人标记位)。

  • 参数或结果为0的出色意况(规格化的尾数不恐怕表示,它的首先位永远是1)由浮点型中国和北美洲常的指数值来处理。那点到了Z3才促成,Z1及其仿制品都未曾实现。因而,Z1及其仿制品都处理不了中间结果有0的气象。祖思知道这一短板,但她留到更易接线的继电器总括机上去解决。

  • CPU是微代码结构的:操作被分解成一比比皆是微指令,3个机器周期一条微指令。微指令在算术逻辑单元(ALU)之间爆发实际的数据流,ALU不停地运转,每一个周期都将多个输入寄存器里的数加3次。

  • 神奇的是,内部存储器和总括机能够分别独立运营:只要穿孔带给出命令,内部存款和储蓄器就在通讯接口写入或读取数据。处理器也将在实践存取操作时在通讯接口写入或读取。能够关闭内部存储器而只运转处理器,此时原本来自内存的数额将变为0。也足以关了处理器而只运转内部存储器。祖思因此得以独自调节和测试机器的多个部分。同时运维时,有一根总是两者周期单元的轴将它们一起起来。

Z1的其他改正与后来Z3中反映出来的想法相似。Z1的指令集与Z3大致相同,但它算不了平方根。Z1利用抛弃的35分米电影胶片作为穿孔带。

图3出示了Z1复制品的空洞图。注意机器的三个根本部分:上半有个别是内部存款和储蓄器,下半部分是电脑。每部分都有其本身的周期单元,每一种周期越来越分为6个方向上(由箭头标识)的教条移动。那个移动能够靠分布在总计部件下的杠杆推动机器的此外部分。1遍读入一条穿孔带上的命令。指令的持续时间各差别。存取操作耗费时间2个周期,其余操作则需求多少个周期。内部存款和储蓄器地址位于五个人操作码的低七人比特中,允许程序员寻址六16个地点。

如图3所示译者注,内部存款和储蓄器和总计机通过互动各单元之间的缓存实行通讯。在CPU中,尾数的个中表示扩到了十10人:二进制小数点前加两位(以表示二进制幂21和20),还有两位表示最低的二进制幂(2-17和2-18),目的在于抓实CPU中间结果的精度。处理器中21位的尾数能够表示21~2-18的二进制幂。

翻译注:原文写的是图1,笔者认为是作者笔误,应为图3。

解码器从穿孔带读取器获得指令,判断好操作之后开始按需控制内部存储器单元和处理器。(依据加载指令)将数从内部存储器读到CPU四个浮点数寄存器之一。再依照另一条加载指令将数从内部存款和储蓄器读到另二个CPU寄存器中。那四个寄存器在电脑里能够相加、相减、相乘或相除。那类操作既关系倒数的相加,也波及指数的加减(用2的补码加法器)。乘除结果的符号位由与解码器间接相接的「符号单元」处理。

戳穿带上的输入指令会使机器甘休,以便操作职员经过拨动机械面板上的多少个十进制位输入数据,同时经过一根小杆输入指数和符号。而后操作员能够重启机器。输出指令也会使机器停止,将结果寄存器中的内容彰显到十进制机械面板上,待操作员按下某根小杆,机珍视国民党的新生活运动行。

图3中的微种类器和指数倒数加法单元共同组成了Z1总括能力的中坚。每项算术或I/O操作都被剪切为多个「阶段(phases)」。而后微体系器伊始计数,并在加法单元的12层机械部件中挑选相应层片上万分的微操作。

从而举例来说,穿孔带上最小的程序能够是如此的:1)
从地方1(即第③个CPU寄存器)加载数字;2)
从地方2(即第三个CPU寄存器)加载数字;3) 相加;4)
以十进制显示结果。那个程序因而允许操作员预先定义好一坨运算,把Z1当做简单的教条总括器来用。当然,这一多如牛毛运算只怕长得多:时得以把内部存款和储蓄器当做存放常量和中路结果的堆栈,编写自动化的文山会海洋运输算(在新生的Z4计算机中,做数学总结的穿孔带能有两米长)。

Z1的系统布局得以用如下的当代术语来总计:那是一台可编制程序的通用浮点型冯·诺依曼机(处理器和内部存款和储蓄器分离),有着只读的表面程序,和2四位、16字的囤积空间。能够选拔三位数的十进制数(以及指数和符号)作为输入,然后将更换为二进制。能够对数据开始展览四则运算。二进制浮点型结果能够转移回科学记数法表示的十进制数,方便用户读取。指令中不含有条件或无条件分支。也向来不对结果为0的12分处理。每条指令拆解为机械里「硬接线」的微指令。微连串器规划着微指令的实施。在二个仅存的机器运转的摄像中,它就如一台机子。但它编织的是数字。

3 机械部件的布局

德国首都的Z1复制品布局非凡显然。全体机械部件就像是都以周密的法门布放。大家先前提过,对于电脑,祖思至少设计了多少个版本。可是关键构件的争论地方一早先就规定了,大约能显示原Z1的教条布局。主要有多个部分:分别是的内部存款和储蓄器和处理器,由缝隙隔断(如图3所示)。事实上,它们分别安装在带滚轮的台子上,能够扯开了进展调节和测试。在档次方向上,能够尤其把机器细分为含有总计部件的上半片段和富含全体联合杠杆的下半部分。参观众唯有弯腰往计算部件下头看才能来看Z1的「地下世界」。图4是统一筹划图里的一张绘稿,体现了微型总结机中一些总括和共同的层片。请看那12层总括部件和下侧区域的3层杠杆。要了解这一个绘稿是有多难,这张图片就是个绝好的例证。下边尽管有成百上千有关各部件尺寸的细节,但差一些从不其效劳方面的申明。

图4:Z1(指数单元)总结和同步层片的设计图

图5是祖思画的Z1复制品俯视图,彰显了逻辑部件的分布,并标注了各地的逻辑成效(那幅草图在20世纪90时代公开)。在上半部分,大家能够看出三个存款和储蓄仓。每种仓在3个层片上能够储存几个8比特长的字。七个仓有7个机械层片,所以总共能存64字。第二个存款和储蓄仓(10a)用来存指数和标记,后多少个(10b、10c)存低十四人的尾数。用这样的比特分布存放指数和尾数,只需创设三个精光相同的7位存款和储蓄仓,简化了教条结构。

内部存款和储蓄器和计算机之间有「缓存」,以与总括机(12abc)进行多少交互。不能够在穿孔带上直接设常数。全部的多寡,要么由用户从十进制输入面板(图右边18)输入,要么是电脑本身算得的中级结果。

图中的全体单元都只是展现了最顶上的一层。切记Z1但是建得犹如一坨机械「安阳治」。每三个计量层片都与其左右层片严俊分离(每一层都有金属的地板和天花板)。层间的通讯靠垂直的小杆实现,它们得以把运动传递到上层或下层去。画在代表总结层片的矩形之间的小圆圈正是那一个小杆。矩形里那1个稍大学一年级点的圈子代表逻辑操作。大家得以在每一种圆圈里找见2个二进制门(纵贯层片,每一种圆圈最多有十一个门)。遵照此图,我们得以猜度出Z第11中学逻辑门的数额。不是有着单元都同一高,也不是装有层片都布满着机械部件。保守估算,共有五千个二进制零件构成的门。

图5:Z1示意图,浮现了其机械结构的分区。

祖思在图5中给机器的两样模块标上号。各模块的效应如下:

内部存款和储蓄器区域

  • 11a:陆位内部存款和储蓄器地址的解码器
  • 11b:穿孔带读取器和操作码解码器
  • 10a:伍位指数和标志的存款和储蓄仓
  • 10b、10b:尾数小数部分的存款和储蓄仓
  • 12abc:加载或存款和储蓄操作下与电脑交互的接口

处理器区域

  • 16:控制和标记单元
  • 13:指数部分中三个ALU寄存器的多路复用器
  • 14ab:ALU寄存器的多路复用器,乘除法的1比特双向移位器
  • 15a:指数的ALU
  • 15bc:规格化倒数的112个人ALU(二十位用于小数部分)
  • 17:微代码控制
  • 18:左侧是十进制输入面板,右侧是出口面板

不难想象那幅示意图中从上至下的测算流程:数据从内部存款和储蓄器出来,进入多少个可寻址的寄存器(大家誉为F和G)。那七个寄存器是沿着区域13和14ab分布的。再把它们传给ALU(15abc)。结果回传给寄存器F或G(作为结果寄存器),或回传到内部存储器。可以行使「反译」(从二进制转换为十进制)指令将结果呈现为十进制。

下边大家来探视各类模块越多的底细,集中切磋首要的乘除部件。

4 机械门

接头Z1机械结构的最好点子,莫过于搞懂那2个祖思所用的二进制逻辑门的简要例子。表示十进制数的经典格局根本是旋钮表盘。把三个齿轮分为十三个扇区——旋转齿轮可以从0数到9。而祖思早在一九三五年就控制利用二进制系统(他紧接着莱布尼兹称之为「the
dyadic
system」)。在祖思的技艺中,一块平板有三个职位(0或1)。能够通过线性移动从3个场地转移到另1个动静。逻辑门依据所要表示的比特值,将移步从一块板传递到另一块板。这一结构是立体的:由堆叠的平板组成,板间的活动通过垂直放置在平板直角处的圆锥形小杆或然说销钉实现。

大家来看望三种基本门的例证:合取、析取、否定。其主要思想能够有两种机械完成,而有创新意识如祖思总能画出适应机器立体结构的特级方案。图6译者注呈现了祖思口中的「基本门(elementary
gate
)」。「使动板(actor
plate
)」能够看做机器周期。那块板循环地从右向左再向后运动。上面一块板含着3个数据位,起着决定成效。它有1和0七个地方。贯穿板洞的小杆随着平板水平位移(自己保险垂直)。要是上边包车型大巴板处于0地点,使动板的位移就不大概传递给受动板(actuated
plate
)(见图6左)。如若数额位处于1职位,使动板的活动就能够传递给受动板。那就是Conrad·祖思所谓的「机械继电器」,就是二个足以闭合机械「电流」的开关。该基本门以此将数据位拷贝到受动板,这一个数据位的活动方向转了90度。

翻译注:原文「Fig. 5」应为笔误。

图6:基本门便是二个开关。借使数额位为1,使动板和受动板就确立连接。假设数据位为0,连接断开,使动板的位移就传递不了。

图7来得了这种机械布局的俯视图。能够看出使动板上的洞口。卡其灰的控制板能够将圆圈(小杆)拉上拉下。当小杆处于能被使动板扯动的职位时,受动板(中黄)才得以左右运动。每一张长沙械俯视图右边都画有同一的逻辑开关。数据位能开闭逻辑门,推拉使动板(如箭头所示)。祖思总是习惯把开关画在0地方,如图7所示。他习惯让受动板被使动板推动(图7右),而不是拉动(图7左)。至此,要营造一个非门就相当粗略了,只需数据位处于0时闭合、1时断开的开关(如图八只部两张图所示)译者注

翻译注:相当于与图6的逻辑相反。

有了形而上学继电器,以后得以一贯创设余下的逻辑操作了。图8用抽象符号浮现了机械中的必备线路。等效的教条安装应该简单设想。

图7:两种基本门,祖思给出了机械继电器的聊以自慰符号,把继电器画成了开关。习惯上,数据位始终画在0地点。箭头提醒着移动方向。使动板可现在左拉(如图左)或往右推(如图右)。机械继电器的起来地方可以是密闭的(如图下两幅图所示)。那种状态下,输出与数量位相反,继电器正是非门。

图8:一些由机械继电器创设的逻辑门。图中,最底部的是三个XOLacrosse,它可由包括两块受动板的教条继电器达成。等效的机械结构不难设计。

后天什么人都能够创设和谐的祖思机械总括机了。基础零部件就是教条主义继电器。能够设计更扑朔迷离的接二连三(比如含有两块受动板的继电器),只是相应的机械结构只可以用平板和小杆创设。

营造一台完整的电脑的机要难点是把全部部件互相连接起来。注意数据位的活动方向连接与结果位的位移方向正交。每二次完整的逻辑操作都会将机械移动旋转90度。下一遍逻辑操作又把活动旋转90度,以此类推。四门之后,回到最初的活动方向。那正是为啥祖思用西南西北作为周期单位。在1个机械周期内,能够运作4层逻辑计算。逻辑门既可粗略如非门,也可复杂如含有两块受动板(如XORubicon)。Z1的时钟表现为,陆遍对接内形成三次加法:衔接IV加载参数,衔接I和II总结部分和与进位,衔接III计算最后结出。

输入的数量位在某层上移动,而结果的数码位传到了别层上去。意即,小杆能够在机器的层片之间上下传递比特。我们将在加法线路中来看那一点。

由来,图5的内涵就更增加了:各单元里的圈子便是祖思抽象符号里的圆形,并反映着逻辑门的状态。未来,我们得以从机械层面进步,站在更逻辑的高度切磋Z1。

Z1的内存

内部存款和储蓄器是时下大家对Z1精通最透彻的局地。Schweier和Saupe曾于20世纪90时代对其有过介绍\[4\]。Z4——Conrad·祖思于1941年做到的继电器总括机——使用了一种10分接近的内部存款和储蓄器。Z4的电脑由电话继电器构建,但其内部存款和储蓄器仍是机械式的,与Z1相似。近来,Z4的机械式内部存款和储蓄器收藏于德意志联邦共和国博物馆。在一名上学的小孩子的助手下,大家在总结机中仿真出了它的运转。

Z第11中学多少存款和储蓄的主要概念,就是用垂直的销钉的多个职位来代表比特。二个地点表示0,另多个岗位表示1。下图展现了怎么通过在三个职责之间往来移动销钉来安装比特值。

图9:内部存款和储蓄器中的1个机械比特。销钉放置于0或1的地点。可读取其地方。

图9(a)译者注突显了内存中的五个比特。在步骤9(b)中,纵向的控制板带着销钉上移。步骤9(c)中,两块横向的使动板中,下侧那块被销钉和控制板拉动,上侧那块没被推向。步骤9(d)中,比特位移回到先导地点,而后控制板将它们移到9(a)的职责。从这么的内部存储器中读取比特的经过具有破坏性。读取一人之后,必须靠9(d)的回移还原比特。

翻译注:小编没有在图中标注abcd,左上为(a),右上为(b),左下为(c),右下为(d)。另,那组插图有点抽象,小编也是盯了旷日持久才看懂,它是俯视图,浅紫的小长方形是销钉,纵向的正方形是控制板,销钉在控制板上的矩形形洞里活动(三个职位表示0和1),横向的两块带尖齿的圆柱形是使动板。

透过解码7个人地方,寻址字。几人标识几个层片,别的四位标识7个字。每一层的解码线路是一棵典型的三层继电器二进制树,那和Z3中相同(只是树的层数不一致)。

我们不再追究机械式内部存款和储蓄器的组织。越多细节可参见文献[4]。

Z1的加法单元

战后,Conrad·祖思在一份文书档案里介绍过加法单元,但Z1复产品中的加法单元与之分化。那份文档\[6\]中,使用O揽胜、AND和恒等(NOT-XO本田UR-V)逻辑门处理二进制位。而Z1复成品中,加法单元使用四个XOEscort和三个AND。

前两步总括是:a) 待相加的三个寄存器按位XOXC90,保存结果;b)
待相加的八个寄存器按位AND,保存结果。第一步就是基于前两步总计进位。进位设好之后,最终一步就是对进位和率先步XOEvoque的结果开始展览按位XO途胜运算。

下边的例证呈现了怎么样用上述手续完结两数的二进制相加。

Conrad·祖思发明的处理器都选用了「预进位」。比起在各二进制位之间串行地传递进位,全数位上的进位能够一步成功。上边的事例就印证了这一历程。第①遍XORubicon发生不考虑进位情状下四个寄存器之和的中级结果。AND运算发生进位比特:进位要传播左侧的比特上去,只要这么些比特在前一步XOGL450运算结果是1,进位将接二连三向左传递。在示范中,AND运算产生的最低位上的进位造成了3次进位,最终和率先次XO奥迪Q7的结果进行XOTiguan。XORubicon运算产生的一列一连的1犹如机车,牵引着AND所爆发的进位,直到1的链子断裂。

图10所示便是Z1复制品中的加法线路。图中显得了a杆和b杆那多个比特的相加(假设a是寄存器Aa中的第i个比特,b是寄存器Ab中的第i个比特)。使用二进制门① 、二 、三 、4并行开展XO驭胜和AND运算。AND运算功能于5,爆发进位ui+1,与此同时,XO奥迪Q5运算用6闭合XO奥迪Q5的比特「链」,或让它保持断开。7是将XO奇骏的结果传给上层的扶助门。8和9划算最后一步XOCRUISER,完毕全套加法。

箭头标明了各部件的移动。四个样子都上阵了,意即,二遍加法运算,从操作数的加载到结果的变通,须求一整个周期。结果传递到e杆——寄存器Ae的第i位。

加法线路位于加法区域的第二、② 、1个层片(如后头的图13所示)。Conrad·祖思在未曾正式受过二进制逻辑学培养和磨炼的动静下,就整出了预进位,实在了不可。连第①台湾大学型电子总括机ENIAC选取的都只是十进制累加器的串行进位。德克萨斯奥斯汀分校的MarkI用了预进位,不过十进制。

图10:Z3的加法单元。从左至右达成运算。首先按位AND和XOR(门一 、二 、三 、4)。衔接II总结进位(门5和6)。衔接III的XO奥迪Q5收尾整个加法运算(门8和9)。

5 Z1的系列器

Z第11中学的每一项操作都得以分解为一密密麻麻微指令。其进度根据一种名叫「准则(criteria)」的报表完结,如图11所示,表格由成对放置的108块金属板组成(在此我们只能见到最顶上——即层片12——的一对板。剩下的放在那两块板下边,合共12层)。用十三个比特编排表格中的条目(金属板本身):

  • 比特Op0、Op1和Op2是命令的二进制操作码
  • 比特S0和S1是规范位,由机器的其余部分装置。举个例子,当S0=1时,加法就转换来了减法。
  • 比特Ph0、Ph一 、Ph二 、Ph三 、Ph4用于对一条指令中的微周期(大概说「阶段」)计数。比如,乘法运算消耗1几个级次,于是Ph0~Ph4那多个比特在运算进度中从0增加到19。

这12个比特意味着,理论上我们能够定义多达1024种分化的标准化大概说情形。一条指令最多可占贰拾陆个阶段。那11个比特(操作码、条件位、阶段)拉动金属销(图1第11中学涂灰者),那么些金属销hold住微控制板以免它们弹到左侧或右手(如图所示,每块板都连着弹簧)。微控制板上分布着差其余齿,那些齿决定着以当下10根控制造和销售的地点,是还是不是可以阻碍板的弹动。每块控制板都有个「地址」。当那拾个人控制比特钦点了某块板的地址,它便得以弹到左边(针对图1第11中学上侧的板)或右侧(针对图1第11中学下侧的板)。

支配板弹到右手会按到6个原则位(A、B、C、D)。金属板依照对应准则切割,从而按下A、B、C、D区其他结合。

鉴于这个板分布于机器的十二个层片上,
激活一块控制板自然也代表为下一步的操作选好了对应的层片。指数单元中的微操作能够和倒数单元的微操作并行初叶,终归两块板能够同时弹动:一块向左,一块向右。其实也能够让八个分裂层片上的板同时朝右弹(右边对应倒数控制),但机械上的受制限制了这么的「并行」。

图11:控制板。板上的齿依照Op2~Ph0那十一个比特所对应的金属销(青蓝)的地方,hold住板。钦命某块板的「地址」,它便在弹簧的效应下弹到右手(针对上侧的板)或左侧(针对下侧的板)。从12层板中钦点一块板的还要表示选出了执行下一步操作的层片。齿状部分A、B、C或D能够裁剪,从而达成在按下微控制单元里的销钉后,只举办必要的操作。图中,上侧的板已经弹到了右边,并按下了A、C、D三根销钉。

故此控制Z1,就也就是调整金属板上的齿,以使它们得以响应具体的10比特结合,去功效到左右边的单元上。左边控制着计算机的指数部分。左边控制着最后多少个部分。选项A、B、C、D是互斥的,意即,微控制板只选这一个(正是唯一不被按下的可怜)。

6 电脑的数据通路

图12出示了Z1的浮点数处理器。处理器分别有一条处理指数(图左)和一条处理倒数(图右)的数据通路。浮点型寄存器F和G均由记录指数的三个比特和著录尾数的二十一个比特构成。指数-倒数对(Af,Bf)是浮点寄存器F,(Ag,Bg)是浮点寄存器G。参数的记号由外部的三个标志单元处理。乘除结果的号子在总括前搜查缉获。加减结果的标记在盘算后得出。

我们能够从图1第22中学观看寄存器F和G,以及它们与电脑其他一些的涉嫌。ALU(算术逻辑单元)包含着四个浮点寄存器:(Aa,Ba)和(Ab,Bb)。它们一直正是ALU的输入,用于加载数值,仍是能够遵照ALU的输出Ae和Be的总线反馈,保存迭代进度中的中间结果。

Z第11中学的数据总线使用「三态」格局,意即,诸多输入都得以推到同一根数据线(也是个机械部件)上。不需求「用电」把数据线和输入分离开来,因为一向也尚未电。因着机械部件没有运动(没有推动)就代表输入0,移动(推动)了就意味着输入1,部件之间不存在争论。如若有五个部件同时往一根数据线上输入,唯一主要的是承接保险它们能依据机器周期按序执行(拉动只在二个倾向上生效)。

图12:Z第11中学的处理器数据通路。左半部分对应指数的ALU和寄存器,右半部分对应倒数的。能够将结果Ae和Be反馈给权且寄存器,能够对它们实行取负值或挪动操作。直接将4比特长的十进制数逐位(每壹个人占4比特)拷至寄存器Ba。而后对其进展十进制到二进制的转换。

程序员能接触到的寄存器唯有(Af,Bf)和(Ag,Bg)。它们从不地址:加载指令第2个加载的寄存器是(Af,Bf),第②个加载的是(Ag,Bg)。加载完多少个寄存器,就能够起来算术运算了。(Af,Bf)同时仍旧算术运算的结果寄存器。(Ag,Bg)在二回算术运算之后方可隐式加载,并三番五次承担新一轮算术运算的第3个参数。那种寄存器的利用方案和Z3相同。但Z3中少了(Ag,Bg)。其主寄存器和辅寄存器之间的合作比Z1更扑朔迷离。

从电脑的数据通路可知,独立的寄存器Aa、Ab、Ba和Bb能够加载不一致系列的数量:来自其余寄存器的值、常数(+壹 、-① 、三 、13)、其余寄存器的取负值、ALU反馈回来的值。能够对ALU的输出进行取负值或运动操作。以代表与2n相乘的矩形框表示左移n位;以与2n相除表示右移n位。那些矩形框代表享有相应的移位或求补逻辑的教条线路。举个例子,寄存器Ba和Bb相加的结果存于Be,能够对其展开种种更换:能够取反(-Be)、能够右移一或两位(Be/贰 、Be/4)、或能够左移一或三个人(2Be、8Be)。每个转移都在组成ALU的机械层片中保有各自对应的层片。有效计算的相干结果将盛传给寄存器Ba或Bb。具体是哪些寄存器,由微控制器内定的、激活相应层片的小杆来钦命。总括结果Be也能够一向传至内部存款和储蓄器单元(图12尚无画出相应总线)。

ALU在每一种周期内都开始展览一回加法。ALU算完后,擦除各寄存器Aa、Ab、Ba、Bb,可载入反馈值。

图13:处理器中各种操作的分层式空间布局。Be的移位器位于左边那一摞上。加法单元分布在最右边那三摞。Bf的移位器以及值为10<sup>-16</sup>的二进制数位于左侧那一摞。总计结果通过左边标Res的线传至内部存款和储蓄器。寄存器Bf和Bg从内部存款和储蓄器获得值,作为第③个(Op1)和第三个操作数(Op2)。

寄存器Ba有一项特殊职务,就是将三人十进制的数转换成二进制。十进制数从机械面板输入,每1人都转换来伍个比特。把那一个4比特的结缘直接传进Ba(2-13的地点),将首先组4比特与10相乘,下一组与这些个中结果相加,再与10相乘,以此类推。举个例子,假如我们想更换8743这一个数,先输入8并乘以10。然后7与那几个结果相加,所得总数(87)乘以10。4再与结果(870)相加,以此类推。如此达成了一种将十进制输入转换为二进制数的简练算法。在这一经过中,处理器的指数部分不断调整最后浮点结果的指数。(指数ALU中常数13对应213,后文还有对十-二进制转换算法的前述。)

图13还展现了微型计算机中,最后多少个部分数据通路各零件的空间分布。机器最右边的模块由分布在10个层片上的位移器构成。寄存器Bf和Bg(层片5和层片7)直接从右侧的内存获得数量。寄存器Be中的结果横穿层片4遍传至内部存款和储蓄器。寄存器Ba、Bb和Be靠垂直的小杆存款和储蓄比特值(在上边这幅处理器的横截面图中不得不见到一个比特)。ALU分布在两摞机械上。层片1和层片2成就对Ba和Bb的AND运算和XO普拉多运算。所得结果往右传,右边负责完成进位以及最终一步XO智跑运算,并把结果存款和储蓄于Be。结果Be能够回传、存进内部存款和储蓄器,也能够以图中的各艺术开始展览运动,并依据须求回传给Ba或Bb。有个别线路看起来多余(比如将Be载入Ba有两种艺术),但它们是在提供越多的选用。层片12职务地将Be载入Ba,层片9则仅在指数Ae为0时才那样做。图中,标成群青的矩形框表示空层片,不担负计算职分,任由机械部件穿堂而过。Bf和Bf’之间的矩形框包含了Bf做乘法运算时所需的移位器(处理时Bf中的比特从压低1位开端逐位读入)。

图14:指数ALU和倒数ALU间的通讯。

前几日您可以想象出这台机器里的估量流程了:数据从寄存器F和G流入机器,填入寄存器A和B。执行一遍加法或一密密麻麻的加减(以促成乘除)运算。在A和B中持续迭代中间结果直至获得终极结出。最终结出载入寄存器F,而后开首新一轮的盘算。

7 算术指令

前文提过,Z1能够开始展览四则运算。在底下将要研讨的表格中,约定用字母「L」表示二进制的1。表格给出了每一项操作所需的一各类微指令,以及在它们的效果下处理器中寄存器之间的数据流。一张表计算了加法和减法(用2的补数),一张表总括了乘法,还有一张表计算了除法。关于三种I/O操作,也有一张表:十-二进制转换和二-十进制转换。表格分为负责指数的A部分和担负尾数的B部分。表中各行展现了寄存器Aa、Ab、Ba、Bb的加载。操作所对应的阶段,在标「Ph」的列中给出。条件(Condition)可以在开始时接触或剥夺某操作。某一行在实践时,增量器会设置条件位,或然总结下一个等级(Ph)。

加法/减法

上面包车型客车微指令表,既涵盖了加法的情事,也饱含了减法。那三种操作的关键在于,将参预加减的四个数举办缩放,以使其二进制指数相等。借使相加的七个数为m1×2a和m2×2b。假诺a=b,多个尾数就能够直接相加。就算a>b,则较小的不行数就得重写为m2×2b-a×2a。第二回相乘,也正是将倒数m2右移(a-b)位(使尾数缩短)。让大家就设m2‘=m2×2b-a。相加的四个数就变成了m1和m2‘。共同的二进制指数为2a。a<b的景观也类似处理。

图15:加法和减法的微指令。五个Ph<sup>译者注</sup>完结1回加法,四个Ph实现三遍减法。两数就位之后,检查和测试条件位S0(阶段4)。若S0为1,对尾数相加。若S0为0,同样是这几个阶段,尾数相减。

翻译注:原文写的是「cycle」,即周期,下文也有用「phase」(阶段)的,遵照表中国国投息,统一用「Ph」更直观,下同。

表中(图15),先找出两数中较大的二进制指数,而后,较小数的尾数右移一定位数,至两者的二进制指数相等。真正的相加从Ph4开端,由ALU在二个Ph内完结。Ph5中,检查和测试这一结果尾数是或不是是规格化的,假使不是,则经过活动将其规格化。(在展开减法之后)有大概出现结果倒数为负的状态,就将该结果取负,负负得正。条件位S3记下着这一符号的改动,以便于为尾声结出开始展览要求的标记调整。最终,获得规格化的结果。

戳穿带读取器附近的符号单元(见图5,区域16)会事先总括结果的标记以及运算的项目。就算大家倘若尾数x和y都以正的,那么对于加减法,(在分配好标志之后)就有如下八种景况。设结果为z:

  1. z = +x +y
  2. z = +x -y
  3. z = -x +y
  4. z = -x –y
    对于景况(1)和(4),可由ALU中的加法来拍卖。情形(1)中,结果为正。情形(4),结果为负。情形(2)和(3)须要做减法。减法的号子在Ph5(图15)中算得。

加法执行如下步骤:

  • 在指数单元中总括指数之差∆α,
  • 选取较大的指数,
  • 将较小数的尾数右移译者注∆α译者注位,
  • 倒数相加,
  • 将结果规格化,
  • 结果的记号与七个参数相同。

翻译注:原文写的是左移,依照上下文,应为右移,暂时视为小编笔误,下文减法步骤中同。

翻译注:原文写的是「D」,但表中用的是「∆α」,遂修正,下同。小编猜小编在输了二回「∆α」之后认为费事,打算完稿之后统一替换,结果忘了……全文有这几个此类不够严厉的细节,大抵是出于并未正儿八经刊出的原因。

减法执行如下步骤:

  • 在指数单元中计算指数的之差∆α,
  • 选用较大的指数,
  • 将较小的数的倒数右移∆α位,
  • 倒数相减,
  • 将结果规格化,
  • 结果的标志与相对值较大的参数相同。

标志单元预先算得了符号,最终结出的标记须求与它整合得出。

乘法

对于乘法,首先在Ph0,两数的指数相加(准则21,指数部分)。而后耗费时间1七个Ph,从Bf中二进制倒数的最低位检查到最高位(从-16到0)。每一步,寄存器Bf都右移壹位。比特位mm记录着前边从-16的岗位被移出来的那一人。假诺移出来的是1,把Bg加到(以前刚右移了一人的)中间结果上,不然就把0加上去。这一算法如此持筹握算结果:

Be = Bf0×20×Bg + Bf-1×2-1×Bg

  • ··· + Bf-16×2-16×Bg

做完乘法之后,假使尾数大于等于2,就在Ph1第88中学校结果右移一个人,使其规格化。Ph19负责将最终结果写到数据总线上。

图16:乘法的微指令。乘数的尾数存放在(右移)移位寄存器Bf中。被乘数的尾数存放在寄存器Bg中。

除法

除法基于所谓的「不回复余数法」,耗费时间21个Ph。从高高的位到最没有,逐位算得商的顺序比特。首先,在Ph0总结指数之差,而后总括倒数的除法。除数的最后多少个存放在寄存器Bg里,被除数的尾数存放在Bf。Ph0时期,将余数初叶化至Bf。而后的种种Ph里,在余数上减去除数。若结果为正,置结果倒数的呼应位为1。若结果为负,置结果倒数的相应位为0。如此逐位总结结果的顺序位,从位0到位-16。Z第11中学有一种机制,能够按需对寄存器Bf举办逐位设置。

设若余数为负,有二种对付策略。在「复苏余数法」中,把除数D加回到余数(Odyssey-D)上,从而重新得到正的余数本田UR-V。而后余数左移一人(相当于除数右移一个人),算法继续。在「可是来余数法」中,余数哈弗-D左移1人,加上除数D。由于前一步中的科雷傲-D是负的,左移使她恢弘到2PRADO-2D。此时丰盛除数,得2PAJERO-D,也正是Sportage左移之后与D的差,算法得以持续。重复这一步骤直至余数为正,之后大家就又可以减掉除数D了。在下表中,u+2表示二进制幂中,地方2那儿的进位。若此位为1,表明加法的结果为负(2的补数算法)。

不恢复生机余数法是一种计算多个浮点型尾数之商的古雅算法,它省去了仓储的步调(五个加法Ph的时耗)。

图17:除法的微指令。Bf中的被除数逐位移至三个(左移)移位寄存器中。除数保存在Bg中。<sup>译者注</sup>

翻译注:原文写的是除数在Bf、被除数在Bg,又是一处明显的笔误。

奇怪的是,Z3在做除法时,会先测试Ba和Bb之差是不是大概为负,若为负,就走Ba到Be的一条走后门总线使减去的除数无效(抛弃这一结出)。复制品没有运用这一方法,不回复余数法比它优雅得多。

8 输入和出口

输入控制台由4列、每列10块小盘构成。操作员能够在每一列(从左至右分别为Za③ 、Za② 、Za壹 、Za0)上拨出数字09。意即,能输入任意的四位十进制数。每拨一位数,便相应生成等效的、4比特长的二进制值。因而,该输入控制台相当于一张4×10的表,存着10个09的二进制值。

然后Z1的微型总结机负责将各十进制位Za③ 、Za② 、Za一 、Za0通过寄存器Ba(在Ba-13的位置,对应幂2-13)传到数据通路上。先输入Za3(到寄存器Ba),乘以10。再输入Za2,再乘以10。五个位,皆如是重复。Ph7过后,二人十进制数的二进制等效值就在Be中出生了。Ph8,如有须要,将尾数规格化。Ph7将常数13(二进制是LL0L)加到指数上,以保证在倒数-13的职位上输入数。

用一根小杆设置十进制的指数。Ph9中,那根小杆所处的职务代表了输入时要乘多少次10。

图18:十-二进制转换的微指令。通过机械设备输入三位十进制数。

图19中的表呈现了什么将寄存器Bf中的二进制数转换到在出口面板上显得的十进制数。

为免遭受要处理负十进制指数的情况,先给寄存器Bf中的数乘上10-6(祖思限制了机械只好操作大于10-6的结果,纵然ALU中的中间结果能够更小些)。那在Ph1成就。这一乘法由Z1的乘法运算完结,整个进度中,二-十进制译者注转移保持「挂起」。

翻译注:原文写的十-二进制,目测笔误。

图19:二-十进制转换的微指令。在机械设备上呈现肆人十进制数。

从此,尾数右移两位(以使二进制小数点的右侧有伍个比特)。尾数持续位移,直到指数为正,乘一回10。每乘一回,把倒数的整数部分拷贝出来(五个比特),把它从尾数里删去,并依据一张表(Ph4~7中的2Be’-8Be’操作)转换到十进制的款型。各种十进制位(从最高位伊始)呈现到输出面板上。每乘一遍10,十进制展现中的指数箭头就左移一格位置。译者注

翻译注:说实话这一段没完全看懂,翻译可能与本意有出入。

9 总结

Z1的原型机毁于一九四一年10月柏林(Berlin)一场车笠之盟的轰炸中。目前已不可能判定Z1的仿制品是或不是和原型一样。从现有的那几个照片上看,原型机是个大块头,而且不那么「规则」。此处我们只可以相信祖思本身所言。但自己认为,就算她没怎么说辞要在重建的经过中有觉察地去「润色」Z1,纪念却恐怕悄悄动起首脚。祖思在一九三二~一九三九年间记下的那个笔记看起来与后来的复制品一致。据她所言,1943建成的Z3和Z1在规划上十分相似。

二十世纪80年份,西门子(Siemens)(收购了祖思的微处理器公司)为重建Z1提供了资金财产。在两名上学的小孩子的帮忙下,祖思在团结家中实现了富有的建筑工作。建成之后,为方便起重型机器把机器吊起来,运送至柏林(Berlin),结果祖思家楼上拆掉了一片段墙。

重建的Z1是台优雅的微机,由许多的构件组成,但并从未多余。比如尾数ALU的出口能够仅由多少个移位器实现,但祖思设置的那2个移位器鲜明以较低的代价升高了算术运算的速率。作者竟然发现,Z1的微型总括机比Z3的更优雅,它更简明,更「原始」。祖思就像是在动用了更简便易行、更有限辅助的对讲机继电器之后,反而在CPU的尺码上「铺张浪费」。同样的事也产生在Z3几何年后的Z4身上。Z4根本就是大版的Z3,有着大版的指令集,而电脑架构是骨干一致的,尽管它的通令愈多。机械式的Z1从未能平昔符合规律运作,祖思本身后来也称为「一条死胡同」。他曾开玩笑说,1988年Z1的复制品那是一定准确,因为原型机其实不保险,固然复制品也靠谱不到哪去。可神奇的是,Z4为了节省继电器而接纳的机械式内部存款和储蓄器却尤其可信。壹玖肆柒~1954年间,Z4在瑞士联邦的华盛顿联邦理经济大学(ETH
Zürich
)服役,其机械内部存款和储蓄器运转非凡\[7\]

最令小编愕然的是,Conrad·祖思是怎么着年轻,就对计算机引擎给出了这么高雅的布署。在美利哥,ENIAC或MA大切诺基K
I团队都以由经验丰裕的物农学家和电子专家组成的,与此相反,祖思的做事孤立无援,他还没有啥样实际经验。从框架结构上看,大家前天的处理器进与壹玖叁捌年的祖思机一致,反而与1943年的ENIAC分化。直到后来的EDVAC报告草案,以及冯·诺依曼和图灵开发的位串行机中,才引进了更优雅的种类布局。John·冯·诺依曼(John
von
Neumann
)1926~一九二九年间居于柏林,是柏林(Berlin)高校最青春的教授(薪金间接来自学生学习费用的无薪高校老师)。那么些年,Conrad·祖思和冯·诺依曼许能在不经意间相遇相识。在那疯狂席卷、那黑夜笼罩德意志前边,德国首都本该有着广大的可能。

图20:祖思早期为Z1复制品设计的草图之一。日期不明。

参考文献

[1] Horst Materna, Die Geschichte der Henschel Flugzeug-Werke in
Schönefeld bei Berlin 1933-1945, Verlag Rockstuhl, Bad Langensalza,

  1. [2] Zuse, K., Der Computer – Mein Lebenswerk, Springer-Verlag, Berlin,
    3rd Edition, 1993.
    [3] Rojas, R., “Konrad Zuse’s legacy: the architecture of the Z1 and
    Z3”, Annals of the History of Computing, Vol. 19, N. 2, 1997, pp.
    5–16.
    [4] Ursula Schweier, Dietmar Saupe, “Funktions- und
    Konstruktionsprinzipien der programmgesteuerten mechanischen
    Rechenmaschine Z1”, Arbeitspapiere der GMD 321, GMD, Sankt Augustin,
    August 1998.
    [5] Rojas, R. (ed.), Die Rechenmaschinen von Konrad Zuse,
    Springer-Verlag, Berlin, 1998.
    [5] Website: Architecture and Simulation of the Z1 Computer, http:
    http://zuse-z1.zib.de/,
    last access: July 21st, 2013.
    [6] Konrad Zuse, “Rechenvorrichtung aus mechanischen Schaltglieder”,
    Zuse Papers, GMD 019/003 (undated),
    http://zuse.zib.de/,
    last access July 21st, 2013.
    [7] Bruderer, H.: Konrad Zuse und die Schweiz: Wer hat den Computer
    erfunden?, Oldenbourg Wissenschaftsverlag, Munich, 2012.
    [8] Goldstine, H.: “The Electronic Numerical Integrator and Computer
    (ENIAC)”, Annals of the History of Computing, Vol. 18 , N. 1, 1996, S.
    10–16.

相关文章